English
  • إرجاع مجاني بسهولة
  • أفضل عروض

System-On-Chip Test Architectures: Nanometer Design For Testability Hardcover English by Laung-Terng Wang - 24-Jan-08

قبل:
496.00 جنيه
الآن:
432.00 جنيه يشمل ضريبة القيمة المضافة
وفّرت:
64.00 جنيهخصم 12٪
باقي 5 وحدات في المخزون
noon-marketplace
احصل عليه خلال 5 فبراير
اطلب في غضون 13 ساعة 24 دقيقة
إدفع 6 اقساط شهرية بقيمة ٩٠٫٠٠ جنيه.
emi
نوّنها الحين وادفع بعدين بأقساط شهرية ميسرة.عرض المزيد من التفاصيل
/cib-noon-credit-card
التوصيل 
بواسطة نوون
التوصيل بواسطة نوون
البائع ذو
 تقييم عالي
البائع ذو تقييم عالي
الدفع 
عند الاستلام
الدفع عند الاستلام
عملية 
تحويل آمنة
عملية تحويل آمنة
1
1 في عربة التسوق
أضف للعربة
Noon Locker
توصيل مجاني لنقطة نون ومراكز الاستلام
معرفة المزيد
free_returns
تقدر ترجّع المنتج بسهولة في العرض ده
(Original Copy - نسخه أصلية)
المنتج كما في الوصف
المنتج كما في الوصف
90%
شريك لنون منذ

شريك لنون منذ

5+ سنة
أحدث التقييمات الإيجابية
أحدث التقييمات الإيجابية
نظرة عامة
المواصفات
الناشرELSEVIER SCIENCE & TECHNOLOGY
رقم الكتاب المعياري الدولي 139780123739735
اللغةالإنجليزية
العنوان الفرعي للكتابNanometer Design For Testability
وصف الكتابModern electronics testing has a legacy of more than 40 years. The introduction of new technologies, especially nanometer technologies with 90nm or smaller geometry, has allowed the semiconductor industry to keep pace with the increased performance-capacity demands from consumers. As a result, semiconductor test costs have been growing steadily and typically amount to 40% of today's overall product cost. , , This book is a comprehensive guide to new VLSI Testing and Design-for-Testability techniques that will allow students, researchers, DFT practitioners, and VLSI designers to master quickly System-on-Chip Test architectures, for test debug and diagnosis of digital, memory, and analog/mixed-signal designs.
عن المؤلفLaung-Terng Wang, Ph.D., is founder, chairman, and chief executive officer of SynTest Technologies, CA. He received his EE Ph.D. degree from Stanford University. A Fellow of the IEEE, he holds 18 U.S. Patents and 12 European Patents, and has co-authored/co-edited two internationally used DFT textbooks- VLSI Test Principles and Architectures (2006) and System-on-Chip Test Architectures (2007).
تاريخ النشر24-Jan-08
عدد الصفحات896

System-On-Chip Test Architectures: Nanometer Design For Testability Hardcover English by Laung-Terng Wang - 24-Jan-08

في عربة التسوق atc
مجموع العربة 432.00 جنيه
Loading